Arm a annoncé le 5 octobre sa mise à jour 2026 de l’architecture du jeu d’instructions A-Profile. La révision, appelée Armv9.8-A par Arm, définit les instructions exécutées par les processeurs et les interactions entre logiciel et matériel. Il ne s’agit pas en soi du lancement d’un nouveau processeur ni d’un gain de performance mesuré : la publication fournit des fonctions techniques et de la documentation aux développeurs de processeurs et de logiciels qui préparent de futures applications. Arm indique aussi partager certaines technologies d’architecture futures pour des versions qui ne sont pas encore publiées, afin d’aider l’écosystème à préparer le support logiciel avant la disponibilité du matériel.

Les instructions Conditional Fault de la mise à jour sont notamment liées aux vérifications utilisées par les langages à sûreté mémoire. Des langages comme Rust peuvent ajouter des contrôles de limites de tableaux ou de pointeurs nuls ; ils répondent à un objectif de sécurité mais peuvent accroître la taille du code et la fréquence des branchements. Arm estime que certaines vérifications exprimées par des instructions spécialisées pourraient limiter une partie de cette hausse et réduire la pression sur le prédicteur de branchement. Il s’agit d’un objectif de conception et d’une possibilité architecturale : l’effet dépendra du processeur, du compilateur et du programme. L’annonce ne donne aucune mesure précise d’accélération ou d’économie d’énergie valable pour tous les usages.

Une autre évolution permet au logiciel de préciser davantage son intention en matière d’ordonnancement mémoire. Les opérations store-release créent une barrière à sens unique pour les chargements et écritures qui les précèdent dans l’ordre du programme. Une intention mieux exprimée pourrait éviter du travail inutile, mais des erreurs d’ordonnancement peuvent compromettre la correction des applications multithreadées ; l’adoption exige donc le soutien des développeurs et des compilateurs. La publication mentionne aussi la granularité des opérations atomiques à copie unique, les chargements et stockages SVE avec sémantique RCpc, les permutations SVE sur éléments de 128 bits et un espace de codage réservé à de futures instructions de suggestion.

Les technologies d’architecture futures d’Arm comprennent des régions mémoire contiguës configurables. Des mappages plus larges peuvent améliorer l’efficacité de mise en cache des traductions d’adresses, tandis que des mappages plus petits utilisent la mémoire allouée avec plus de précision. Permettre au logiciel de choisir le nombre d’entrées contiguës vise à ajuster ce compromis à la charge de travail. Arm cite également le filtrage de paquets pour l’extension Statistical Profiling et des instructions améliorant le support d’IEEE-754-2019. Ces technologies sont en développement pour des versions futures non publiées ; elles ne sont pas disponibles aujourd’hui sur tous les processeurs Arm. Leur impact dépendra de leur prise en charge par les chaînes d’outils et les systèmes d’exploitation, ainsi que des marchés où seront déployées les implémentations matérielles.