Arm anunció el 5 de octubre su actualización de 2026 de la arquitectura del conjunto de instrucciones A-Profile. La revisión, que Arm denomina Armv9.8-A, define las instrucciones que ejecutan los procesadores y la interacción entre software y hardware. No es por sí sola el lanzamiento de un nuevo procesador ni una mejora de rendimiento medida: aporta funciones técnicas y documentación para que los desarrolladores de procesadores y software preparen aplicaciones futuras. Arm también afirma que comparte algunas tecnologías arquitectónicas futuras para versiones aún no publicadas, con el objetivo de ayudar al ecosistema a preparar el soporte de software antes de que exista el hardware.

Las instrucciones Conditional Fault de la actualización están relacionadas especialmente con las comprobaciones de los lenguajes con seguridad de memoria. Lenguajes como Rust pueden añadir comprobaciones de límites de matrices o de punteros nulos; sirven a un propósito de seguridad, pero pueden aumentar el tamaño del código y la frecuencia de saltos. Arm sostiene que expresar algunas comprobaciones mediante instrucciones especializadas podría reducir parte del aumento de código y aliviar la carga del predictor de saltos. Es un objetivo de diseño y una posibilidad arquitectónica: el efecto dependerá de la implementación del procesador, el compilador y el programa. El anuncio no ofrece una medición concreta de aceleración o ahorro energético para todos los usos.

Otra área permite que el software especifique con más precisión su intención de orden de memoria. Las operaciones store-release crean una barrera unidireccional para las cargas y escrituras anteriores en el orden del programa. Expresar mejor esa intención podría evitar trabajo innecesario, pero los errores de orden de memoria pueden afectar a la corrección de aplicaciones multihilo; por eso, la adopción requiere apoyo de desarrolladores y compiladores. El lanzamiento también incluye información sobre la granularidad de operaciones atómicas de copia única, cargas y almacenamientos SVE con semántica RCpc, permutaciones SVE de elementos de 128 bits y espacio de codificación reservado para futuras operaciones de sugerencia.

Las tecnologías de arquitectura futura de Arm incluyen regiones contiguas de memoria configurables. Los mapeos mayores pueden mejorar la eficiencia de la caché de traducciones de direcciones, mientras que los menores usan la memoria asignada con más precisión. Permitir que el software elija el número de entradas contiguas pretende ajustar ese equilibrio al tipo de carga de trabajo. Arm también menciona filtrado de paquetes para la extensión Statistical Profiling e instrucciones para mejorar el soporte de IEEE-754-2019. Son tecnologías en desarrollo para versiones futuras aún no publicadas; no significa que estén disponibles hoy en todos los procesadores Arm. Su impacto dependerá de cuándo las admitan las cadenas de herramientas y los sistemas operativos, y de los mercados donde lleguen las implementaciones de hardware.