Los autores comparan cómo influye la representación de salida en la generación de código RTL de hardware mediante modelos de lenguaje. La tarea acotada consiste en producir envoltorios de memoria SECDED con verificación formal.

El preprint sostiene que la elección de representación puede ser más importante que el régimen de entrenamiento en esta tarea. Sus conclusiones corresponden al sistema estudiado y no demuestran diseño autónomo general de chips.