Détails de l’article

Les auteurs examinent si le processeur matriciel du microcontrôleur EFR32MG24 peut accélérer l’inférence de réseaux de neurones impulsionnels clairsemés au-delà d’un Cortex-M33 optimisé. Leur chaîne convertit des modèles snnTorch en C et réordonne les neurones pour mieux utiliser l’accélérateur.

Le préprint étudie l’exécution conjointe du CPU et de l’accélérateur, ainsi que la planification asynchrone. Il s’agit d’une évaluation propre à l’appareil; les accélérateurs denses n’améliorent pas nécessairement chaque charge clairsemée.